N32G457 W5500 网络开发板

国民技术 N32G457REL7 主控，板载 W5500 硬件 TCP/IP 以太网，另有两路 RS-485、USB Type-C 转串口、OLED / SPI 屏排针和两排 2×16 I/O 排针

概览 · 固件 · 资料下载

规格

板卡说明

N32G457 W5500 网络开发板 一、板载资源 主控 默认 N32G457REL7（LQFP64，512 KB Flash），兼容 N32G457RC（256 KB Flash）；Cortex-M4F，最高 144 MHz，144 KB SRAM（数据手册） 本板 BOM 和原理图写的是 N32G457RC，两者同封装同引脚；按 RC 使用时固件不要超过 256 KB 晶振 Y2 8 MHz（主控），Y1 25 MHz（W5500） 以太网 W5500（硬件 TCP/IP），SPI2：SCS=PB12 SCLK=PB13 MISO=PB14 MOSI=PB15 网口 HanRun HR911105A（带变压器 RJ45） W5500 的 RST、INT 在原理图上只有 W5500 一侧的网络标号，没有接到主控（由原理图推断） 调试串口 USART1（TX=PA9 RX=PA10），经 CH340E 接 USB Type-C 口；CH340E 的 RTS# / CTS# 未接 RS-485 两路，收发器 SP3485，4P 3.81 mm 接线端子 J3 第 1 路 U4：USART2（TX=PA2 RX=PA3），收发切换 PC6，端子 485A2 / 485B2 第 2 路 U6：USART3（TX=PB10 RX=PB11），收发切换 PC7，端子 485A3 / 485B3 每路 A / B 线各串一只 100mA 自恢复保险丝（RL3–RL6）、各对地一只 6.5V TVS（D3–D6），A 线 10K 上拉、B 线 10K 下拉 屏幕排针 J2 单排 8 针：GND / 3.3V / SCL=PA5 / SDA=PA7 / RES=PC5 / DC=PB0 / CS=PB1 / BLK，接 OLED 或 SPI 屏 BLK 脚在原理图上没有接到主控（由原理图推断） 排针 两排 2×16 外接 I/O 排针（JP2 / JP3），引出主控 I/O 和 3.3V / 5V / GND，定义见板面丝印 按键 复位键 RST1（NRST，10K 上拉）、BOOT 键 S1（BOOT0，10K 下拉，按下接 3.3V） 指示灯 D1（PC9）、D2（PC8），经 2K 电阻，高电平点亮；P1 电源指示灯 供电 USB Type-C 5V 输入，LM1117-3.3 降压出 3.3V 尺寸 约 73 mm × 44 mm（商品图手工测量，误差 1–3 mm） 引脚占用见 引脚.csv。来源：原理图 N32G457-W5500-V1.0（2023-04-21）、BOM N32G457-W5500-V1.0.xlsx、 商品图（硬件功能标注和板面丝印，背面丝印 N32G457-W5500-V1.0）、N32G457 数据手册，未上板实测。 二、接线 网口 …

固件

固件正在整理，整理好后会在「固件」页签发布。

主控芯片：N32G457REL7