GD32E103RBT6 核心板
兆易创新 GD32E103RBT6 主控的最小系统板,板载 20 针 JTAG 座、SWD 排针、Type-C 供电与 CH340E 转串口、3 个用户按键和 3 个 LED,除接 8 MHz 晶振的 PD0 / PD1 外 49 个 I/O 经两排 2×16 排针全部引出
规格
| 主控 | GD32E103RBT6,128 KB Flash,32 KB RAM,LQFP64 |
|---|---|
| 晶振 | 8 MHz |
| 供电 | USB Type-C 5V,LM1117-3.3 降压 |
| 尺寸 | 68 mm × 43 mm |
| 调试接口 | SWD(PA13 / PA14) |
| 调试串口 | USART0 TX=PA9 RX=PA10 |
板卡说明
GD32E103RBT6 核心板 一、板载资源 主控 GD32E103RBT6(LQFP64),Cortex-M4,最高 120 MHz,128 KB Flash,32 KB SRAM,带 2 路 CAN(支持 CAN FD)和 USBFS(GD32E103xx 数据手册 Rev 1.6) 晶振 Y1 8 MHz 接第 5 / 6 脚 OSCIN / OSCOUT(C9 / C12 22 pF);Y2 32.768 kHz 接 PC14 / PC15(第 3 / 4 脚,C11 / C10 12 pF) JTAG 座 20 针 JTG1(标准 J-Link 排线):3 = TRST(PB4),5 = TDI(PA15),7 = TMS(PA13),9 = TCK(PA14),13 = TDO(PB3),15 = NRST;第 1 / 2 针 3.3V,偶数针 4–20 接地 TRST / TDI / TMS / TDO 各有 10K 上拉(R1 / R2 / R3 / R4),TCK 经 R5 10K 下拉;本系列上电默认就是 JTAG / SWD 脚(数据手册),JTAG 和 SWD 两种方式都能用 SWD 排针 J1 单排 4 针:1 = 3.3V,2 = TMS(PA13),3 = TCK(PA14),4 = GND 调试串口 Type-C 口 P1 的 D+ / D- 只接 CH340E(U3),不接主控;CC1 经 R14、CC2 经 R13 各 5.1K 下拉 CH340E 的 TXD / RXD 经 J4 跳线接 USART0:J4 1 = RX0(PA10),2 = TXD_USB(CH340E TXD),3 = TX0(PA9),4 = RXD_USB(CH340E RXD);1–2、3–4 各插一只跳线帽即接通;CH340E 的 RTS# / CTS# / TNOW 未接 拔掉 J4 两个跳线帽后,Type-C 口可单独当 USB 转 TTL 工具用(商品图标注「USB 转 UART(当工具使用)」) 第二串口 J2 单排 4 针:1 = 3.3V,2 = RX1(PA3),3 = TX1(PA2),4 = GND;PA2 / PA3 是 USART1(数据手册引脚表) 按键 复位键 RST1(NRST 经 R6 10K 上拉、C14 100 nF 到地) S1 / S2 / S3 三个用户按键(R7–R9 10K 上拉,按下为低),网络 K1 / K2 / K3 接单排 4 针 J5(1 = PC7,2 = K1,3 = K2,4 = K3) 指示灯 D1 / D2 / D3(经 R10–R12 2K 到地,高电平亮),网络 LED1 / LED2 / LED3 接单排 4 针 J3(1 = LED1,2 = LED2,3 = LED…
固件
固件正在整理,整理好后会在「固件」页签发布。
主控芯片:GD32E103RBT6